LEAD FRAME, METHOD OF PRECIOUS METAL PARTIAL PLATING TO LEAD FRAME AND SEMICONDUCTOR DEVICE THAT USED LEAD FRAME

Publication number: JP9199655
Publication date: 1997-07-31

Inventor:

HOTTA HIDEO; HATSUDA CHIAKI

Applicant:

DAINIPPON PRINTING CO LTD

Classification:

- international:

C23C18/00; C25F5/00; H01L23/50; C23C18/00;

C25F5/00; H01L23/48; (IPC1-7): H01L23/50;

C23C18/00

- European:

Application number: JP19960055315 19960220


Priority number(s): JP19960055315 19960220; JP19950275076 19950929;

JP19950322523 19951117

Report a data error here

Abstract of JP9199655

PROBLEM TO BE SOLVED: To prevent the generation of delamination caused by a lead frame regardless of the assembling condition of a semiconductor device by thin precious metal plating of silver, gold, platinum or palladium to all or to the predetermined part of the surface of copper part on the side that contacts the sealing resin of the lead frame. SOLUTION: A lead frame 110 is comprised of lead frame material 120 of which outer shape is worked, copper plating 130 is applied to all surface of the lead frame material 120, partial silver plating 140 is applied to the predetermined region of the lead frame material 120 and further the thin plating of one of the silver, the gold, the platinum or the palladium, typically the silver plating 150 is applied to all surface of the lead frame material 120. With this, the oxidation of the copper plating 130 is suppressed to reduce the thickness of an oxide film and as the generation of Cu2 O is preceded than the generation of CuO in the oxidation, the oxidized film is harder to destroy and the generation of the delamination of the sealing resin in the manufacturing of the semiconductor device is suppressed.



Data supplied from the esp@cenet database - Worldwide

Back to JP9199655

LEAD FRAME, METHOD FOR PARTIAL NOBLE PLATING OF SAID LEAD FRAME AND SEMICONDUCTOR DEVICE HAVING SAID LEAD FRAME

Inventor: HORITA HIDEO (JP); HATSUTA CHIAKI Applicant: DAINIPPON PRINTING CO LTD (JP)

(JP)

EC: H01L23/495M1

IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/495 (+1)

Publication info: CA2186695 A1 - 1997-03-30 CA2186695 C - 2001-08-07

2 Connecting frame for plastics embedded semiconductor component

Inventor: HORITA HIDEO (JP); HATSUTA CHIAKI Applicant: DAINIPPON PRINTING CO LTD (JP)

(JP)

EC: H01L23/495M1

IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/50 (+1)

Publication info: DE19640256 A1 - 1997-04-03 **DE19640256 B4** - 2004-04-08

LEAD FRAME, METHOD OF PRECIOUS METAL PARTIAL PLATING TO 3 LEAD FRAME AND SEMICONDUCTOR DEVICE THAT USED LEAD

FRAME

Inventor: HOTTA HIDEO; HATSUDA CHIAKI

Applicant: DAINIPPON PRINTING CO LTD

EC:

IPC: C23C18/00; C25F5/00; H01L23/50 (+5)

Publication info: JP3594724B2 B2 - 2004-12-02 JP9199655 A - 1997-07-31

LEAD FRAME, METHOD FOR PARTIALLY PLATING LEAD FRAME WITH NOBLE METAL AND SEMICONDUCTOR DEVICE FORMED BY

USING THE LEAD FRAME

Inventor: HOTTA HIDEO; HATSUDA CHIAKI

Applicant: DAINIPPON PRINTING CO LTD

EC:

IPC: C23C18/42; C23C28/02; C25D5/02 (+13)

Publication info: JP3701373B2 B2 - 2005-09-28 **JP9195068 A** - 1997-07-29

LEAD FRAME

Inventor: SASAKI MASAHITO

Applicant: DAINIPPON PRINTING CO LTD

EC:

IPC: *H01L23/48*; H01L23/48; (IPC1-7): H01L23/48

Publication info: JP9116065 A - 1997-05-02

PARTIAL NOBLE METAL PLATING METHOD OF LEAD FRAME

Inventor: HOTTA HIDEO; HATSUDA CHIAKI

Applicant: DAINIPPON PRINTING CO LTD

EC:

IPC: H01L23/50; H01L23/48; (IPC1-7):

H01L23/50

Publication info: JP2004282103 A - 2004-10-07

SEMICONDUCTOR DEVICE 7

Inventor: HOTTA HIDEO; HATSUDA CHIAKI

Applicant: DAINIPPON PRINTING CO LTD

EC:

IPC: H01L23/50; H01L23/48; (IPC1-7):

H01L23/50

Publication info: JP2004343136 A - 2004-12-02

LEAD FRAME, METHOD FOR PARTIALLY PLATING LEAD FRAME WITH NOBLE META AND SEMICONDUCTOR DEVICE FORMED BY

USING THE LEAD FRAME

Inventor: HORITA HIDEO (JP); HATSUTA CHIAK

Applicant: DAINIPPON PRINTING CO LTD (JP)

(JP)

EC: H01L23/495M1

IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/495

Publication info: KR100266726B B1 - 2000-09-15

METHOD FOR PARTIAL NOBLE PLATING OF A LEAD FRAME AND

SEMICONDUCTOR DEVICE HAVING SAID LEAD FRAME

Inventor: HORITA HIDEO (JP); HATSUTA CHIAKI Applicant: DAINIPPON PRINTING CO LTD (JP)

(JP)

EC: IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/495

Publication info: KR100271424B B1 - 2000-11-15

10 Lead frame method for partial noble plating of said lead frame and semiconductor device having said lead frame

Inventor: HATSUTA CHIAKI; HORITA HIDEO

Applicant: DAINIPPON PRINTING CO LTD IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/495 (+3)

Publication info: SG60018 A1 - 1999-02-22

11 Lead frame, method for partial noble plating of said lead frame and

semiconductor device having said lead frame Inventor: HORITA HIDEO (JP); HATSUTA CHIAKI

Applicant: DAINIPPON PRINTING CO LTD (JP)

(JP)

EC: H01L23/495M1

EC: H01L23/495M1

IPC: H01L23/495; H01L23/48; (IPC1-7):

H01L23/495

Publication info: US6034422 A - 2000-03-07

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-199655

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl. 6	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 23/50			H01L 23/50	D	•
C 2 3 C 18/00			C 2 3 C 18/00		


審査請求 未請求 請求項の数11 FD (全 13 頁)

(21)出願番号	特願平8-55315	(71)出願人	000002897
(22) 出願日	平成8年(1996)2月20日		大日本印刷株式会社 東京都新宿区市谷加賀町丁目1番1号
	·	(72)発明者	堀田 日出男
(31)優先権主張番号	特願平7-275076	• •	東京都新宿区市谷加賀町一丁目1番1号
(32)優先日	平7 (1995) 9 月29日		大日本印刷株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	初田 千秋
(31)優先権主張番号	特願平7-322523	·	東京都新宿区市谷加賀町一丁目1番1号
(32) 優先日	平7 (1995)11月17日		大日本印刷株式会社内
(33) 優先権主張国	日本(JP)	(74)代理人	弁理士 小西 淳美

(54) 【発明の名称】 リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導 体装置

(57)【要約】

【課題】 I Cの組み立て条件によらず、リードフレームに起因するデラミネーションの発生を防止でき、且つ、ボンディング性を損なわない銅合金製のリードフレームを提供する。同時に該リードフレームの作製方法、及び該リードフレームを用いた半導体装置を提供する。【解決手段】 銅合金材からなり、ワイヤボンディング用ないしダイボンディング用の、銀、金、パラジウムの少なくとも1つからなる部分貴金属めっきが施された樹脂封止型の半導体装置用リードフレームであって、少なくとも封止樹脂と接する側の銅部表面の全部ないし所定の部分に銀、金、白金、パラジウムの少なくとも1つからなる薄い貴金属めっきが施されている。



部分的に施していた。また、銀ペースト等を介して半導体素子をダイボンディングする側のダイパッド1011 表面にも銀めっきを必要とし、銀めっきを施していた。特に、インナーリード1012のワイヤボンディング領域やダイパッド1011のダイボンディング領域やダイパッド1011のダイボンディング領域等の銀めっきが必要な領域のみへの銀めっきを、部分銀めっきと言っている。尚、図10(b)(イ)はリードフレーム1010の平面図で、図10(b)(口)は、図10(b)(イ)のF1-F2における断面図である。

【0003】銅合金で形成され、必要部分に銀めっきが 施される半導体装置用リードフレームにおいては、従 来、図9に示すように部分銀めっきの下地めっきとし て、0.1~0.3μm程度の厚さの銅(Cu)めっき を施した後に部分銀めっきが行われている。そして、こ の部分銀めっきの際に、必要部以外に薄くついた銀をと る為に、電解剥離をし、次いで、銅部分の表面酸化、水 酸化等による変色を防止する変色防止処理を行ってい た。銅合金製リードフレームの、このようにして設けら れた銅下地めっきは、42合金(42%ニッケルー鉄合 金)等鉄系のリードフレームの表面に銀めっきの下地め っきとして銅めっきを施した場合とは異なり、通常剥離 作業は行うことはなく、リードフレームの表面に形成し たまま使用していた。しかしながら、このように処理さ れた銅合金製リードフレームに対しても、最近、半導体 装置組み立て工程及び実装工程で生じるパッケージのデ ラミネーションが問題視されるようになってきた。そし て、銅合金製リードフレームを用いた場合に発生する封 止樹脂とダイパッド裏面間で生じるデラミネーション は、リードフレームの表面処理方法、組み立て条件等と 密接な関係があることが分かってきた。尚、一般に、デ ラミネーションとは、ICパッケージ内の界面、ICチ ップと封止樹脂間、タイボンディング剤とICチップ 間、ダイパッド表面とダンボンディング剤間、封止樹脂 とダイパッド裏面間等で生じる剝離を言うが、リードフ レームが原因となるデラミネーションは、封止樹脂とダ イパッド裏面間で生じるものであり、ICの信頼性を低 下させ、IC組み立て工程や実装工程における良品率を 低下させるため問題となっいた。上記処理による銅合金 製のリードフレームのデラミネーションは、IC組み立 て工程中の加熱処理(工程)で銅合金表面に酸化膜が生 じ、酸化膜と金属の間の密着強度が不十分であることが 発生の原因と考えられている。

【0004】一方、封止樹脂とダイパッド裏面間、さらには封止樹脂とリードフレーム全面の間の密着強度を向上させ、デラミネーション発生を防止するためのリードフレームとして、特表平7-503103には、接着性を改善するためにクロムと亜鉛の混合体あるいはそれぞれの単体からなる薄い被膜で全面を被膜されたリードフレームが開示されている。しかし、このリードフレームでは銀めっき部分も他の金属被膜で覆われるため、金ワ

イヤボンディングの安定性が劣るという問題があった。 【0005】また、IC組み立て工程の条件は、組立を 実施するICメーカーにより異なり、銅合金製リードフ レームの表面酸化状態、酸化膜形成過程もメーカー毎に 異なる為、リードフレームに起因するデラミネーション の発生状況がIC組み立てメーカーによって異なってい た。例えば、ベンゾトリアゾール系の被膜により、銅の 酸化、水酸化による変色を防止する処理方法では、IC 組み立て温度が低いメーカに対しては、デラミネーショ ン防止効果が得られるが、IC組み立て温度が高いメー カではデラミネーション防止効果が得られない。このた め、従来はデラミネーションに対する対策をIC組み立 て条件に合わせて各メーカ毎に行っていたのが実状で、 ICの組み立て条件によらず、リードフレームに起因す るデラミネーションに対応できる手段が求められてい た。

[0006]

【発明が解決しようとする課題】このように、銅合金製のリードフレームにおいては、リードフレームに起因した半導体装置(IC)におけるデラミネーションを防止し、ICの信頼性低下、IC組み立て工程、実装工程における良品率の低下を防止することが望まれており、特に、ICの組み立て条件によらず、リードフレームに起因するデラミネーションの発生を防止できるものが求められていた。本発明は、このような状況のもと、ICの組み立て条件によらず、リードフレームに起因するデラミネーションの発生を防止でき、且つ、ボンディング性を損なわない銅合金製のリードフレームと、その製造方法を提供しようとするものである。同時に、該リードフレームを用いた半導体装置を提供しようとするものである。

[0007]

【課題を解決するための手段】本発明のリードフレーム は、銅合金材からなり、ワイヤボンディング用ないしダ イボンディング用の、銀、金、パラジウムの少なくとも 1つからなる部分貴金属めっきが施された樹脂封止型の 半導体装置用リードフレームであって、少なくとも封止 樹脂と接する側の銅部表面の全部ないし所定の部分に 銀、金、白金、パラジウムの少なくとも1つからなる薄 い貴金属めっきが施されていることを特徴とするもので ある。そして、上記において、薄い貴金属めっきの厚み が0.5μm以下、0.001μm以上であることを特 徴とするものである。そしてまた、上記における部分費 金属めっきは部分銀めっきであり、且つ、薄い貴金属め っきが薄い銀めっきであることを特徴とするものであ る。尚、銅合金を素材とするリードフレームにおいて は、部分銀めっきの下地めっきとして $0.1\sim0.3\mu$ m程度の厚さの銅めっきを形成した上に、部分銀めっき を施すのが一般的である。

【0008】本発明のリードフレームの部分貴金属めっ

としている。そして、電解めっきないし無電解めっきにより、薄い貴金属めっきを施すことにより、薄い貴金属めっきの膜厚の制御を簡単なものとしている。尚、上記において、薄い貴金属めっきを、リードフレームの部分貴金属めっきが施される領域を含め、リードフレーム全体に施す場合には、薄い貴金属めっきの被膜生成作業を簡単なものとできる。そしてまた、部分貴金属めっきとして部分銀めっきを用い、且つ、薄い貴金属めっきとして薄い銀めっきを施すことにより、従来使用されている電解めっき方法や無電解めっき方法により、比較的簡単にめっきを安定的に行うことができるもおのとしてきる。同時に、金めっきや白金めっきに比べ生産コストを下げることができる。

【0012】本発明の半導体装置は、上記本発明のリードフレームを用いることにより、ワイヤボンディング工程における熱処理等を経て、封止用樹脂と接するリードフレーム表面の全部ないし所定の部分に、銀、金、パラジウム、白金の少なくとも1つと銅酸化膜からなる領域をもつ表面部を形成でき、これにより、封止樹脂と接する部分の剥離を防止できるものとしている。そして、封止用樹脂と接するリードフレーム表面の全部ないし所定の部分の銅酸化膜形成領域において、貴金属の濃度が、X線光電子分光による測定で、0.1原子%以上であることにより、銅酸化膜のないし銅酸化膜と銅合金との境での破壊強度を充分なものとでき、20原子%未満であることにより、封止樹脂との密着性が劣る貴金属の特質をカバーすることができ、銅酸化膜と封止樹脂との密着性を充分なものとできる。

[0013]

【実施例】本発明のリードフレームの実施例を以下、図 にそって説明する。実施例1を挙げる。図1は本発明の リードフレームの実施例1を示したもので、図1(b) はその平面図を、図1(a)はA1-A2における断面 の要部拡大図である。図1中、110はリードプレー ム、111はダイパッド、112はインナーリード、1 13はアウターリード、114はダムバー、115はフ レーム、116は吊りバー、120はリードフレーム素 材(銅合金)、130は銅めっき、140は部分銀めっ き、150は薄い銀めっきである。本実施例のリードフ レーム110は、厚さ0.15mmの銅合金材(古河電 気工業株式会社製EFTEC64T-1/2H材)から エッチング加工により図1(b)のような形状に外形加 工されたリードフレーム素材120に対し、銅めっき1 30を全面に施してから、この上に所定の領域にのみに 部分銀めっき140を施し、さらに全面に薄い銀めっき 150を施したものである。本実施例においては、銅め っき厚をO.1µm、部分銀めっき厚を3µm、薄い銀 めっき厚を0.01μmとしたが、銅めっき厚として は、0.1~0.3µm、部分めっき厚としては1.5 ~10µm、薄いめっき厚としては0.001~0.5

μmが好ましい。また、リードフレーム素材として古河 電気工業株式会社製の銅合金EFTEC64T-1/2 H材を用いているが、本発明はこれに限定されることは なく、他の銅合金でも良い。

【0014】本実施例のリードフレームは、図9に示す従来のリードフレームのように、外形加工されたリードフレーム素材120に対し、銅めっき130を全面に施してから、この上に所定の領域にのみに部分銀めっき140を施しただけのものとは異なり、薄い銀めっき150設けているものであり、薄い銀めっき150設けていることにより、銅めっき130の酸化を抑えて、酸化膜厚を低減するとともに、酸化の際にはCuOよりCu20の生成を優先させるため、酸化膜自体が破壊されにくくなり、半導体装置を作製した場合には封止樹脂とのデラミネーションの発生を抑えることができるものとしている。

【0015】本実施例のリードフレームを用いて半導体 装置(ICパッケージ)を作製する工程を図5を用いて 簡単に説明しておく。 先ず、 図1に示す本実施例のリー ドフレーム110のダイパッド111を、ダウンセット 加工し(図5(a))、ダイパッド111上に銀ペース ト170を介して半導体素子160を接合する。(図5 (b))次いで、銀ペースト170を加熱キュアした 後、半導体素子160の電極パッド(端子)161とリ ードフレーム110の部分銀めっき140が施されたイ ンナーリード112の先端とをワイヤ(金線)180で ワイヤボンディングして電気的に結線する。(図5 (c))次いで、樹脂封止、ダムバーの除去、アウター リードのフォーミング処理、半田めっきを経て、半導体 装置200を得る。(図5(d))以上の工程を経て、 図1に示すリードフレーム110表面の銅めっき13 0、ないしリードフレーム素材(銅合金)120の一部 は酸化され、図5(c)に示す銅酸化膜130Aを形成 する。これと同時に、図1に示す銅めっき130上の薄 い銀めっき150は、銅酸化膜130Aおよびリードフ レーム素材(銅合金)120中へ拡散される。

【0016】上記本実施例のリードフレームを用いた半導体装置200の作製方法においては、図5(c)の段階で、加熱されたことによってダイパッド111における銅の表面では、X線光電子分光(ESCA)で観察すると、図6(a)ないし図6(b)に示すようになっている。尚、図6中、130Aは銅酸化膜、150Aは拡散された銀の存在領域、120はリードフレーム素材、120aは銅合金を示している。図1に示す薄い銀めっき150の銀は、銅酸化膜130A及び銅リードフレーム素材(銅合金)中に拡散され、図6(a)に示すように、銅酸化膜領域130Aは、CuO130Abを表面側にして、CuO130AbとCu2O130Aaを形成する。更に、Agの拡散を進める

したもので、図2(b)はその平面図を、図2(a)は B1-B2における断面の要部拡大図である。図2中、 110はリードフレーム、111はダイパッド、112 はインナーリード、113はアウターリード、114は ダムバー、115はフレーム、120はリードフレーム 素材(銅合金)、130は銅めっき、140は部分銀め っき、150は薄い銀めっきである。本実施例のリード フレーム110は、厚さ0.15mmの銅合金材(古河 電気工業株式会社製EFTEC64T-1/2H材)か らエッチング加工により図1(b)のような形状に外形 加工されたリードフレーム素材120に対し、銅めっき 130を全面に施し、この上全面に薄い銀めっき150 を施し、更にこの上に所定の領域にのみに部分銀めっき 140を施したものである。本実施例においては、銅め っき厚を0.1μm、薄い銀めっき厚を0.01μm、 部分銀めっき厚を3μm、としたが、実施例1のリード フレームと同様、銅めっき厚としては、0.1~0.3 μm、部分めっき厚としては1.5~10μm、薄いめ っき厚としては $0.001\sim0.5\mu$ mが好ましい。ま た、実施例1と同様に、リードフレーム素材として古河 電気工業株式会社製の銅合金EFTEC64T-1/2 H材を用いているが、これに限定されることはなく、他 の銅合金でも良い。尚、薄い銀めっきを設けたことによ る、ダイパッド裏面の銅酸化膜の密着性、封止樹脂密着 強度の評価による結果は、実施例1の場合と同様であっ た。

【0022】次に、本発明のリードフレームの部分めっき方法を説明する。本発明のリードフレームの部分めっき方法の実施例1を挙げ、図3に基づいて説明する。本実施例は、前記本発明のリードフレームの実施例1を作製する製造方法である。先ず、外形加工された銅合金からなるリードフレーム110Aに対し、めっき前処理を施したものを用意し(図3(a))、この表面全体に銅めっき130を0.1 μ mの厚さで施した。(図3(b))

めっき前処理としては、エッチングにて外形加工された 銅合金からなるリードフレーム110Aの全面をアルカリ水溶液で電解脱脂し、純水で洗浄した後、酸性液で表面に形成されている酸化膜を除去する酸活性化処理を行い、リードフレーム素材120である銅合金の表面を活性化して、再度純水で洗浄した。銅めっきは、液温50°Cで20秒程度シアン化銅めっきを行い、約0.1 μ mの厚さに形成した。次いで、銅めっき130が施されたリードフレーム110の所定の部分にのみ部分銀めっき140を3.0 μ mの夢で施した。(図3(c))部分銀めっき140は、通常、リードフレームの半導体素子を搭載する側のダイパッド部、半導体素子とワイヤボンディングするインナーリード先端領域のみを露出させるようにマスキング治具で覆い、リードフレームを隆極として、めっき液をノズルより噴射により吹きかける

方式の部分めっきにより行うが、この際、所定の部分以外の部分に不要な薄い銀めっきが形成されてしまうことが多々ある。この不要な薄い銀めっき部分を銀モレ部140Aと言っている。この為、後述する薄い銀めっき150を均一に形成するために、銀モレ部140A部を電解剥離により除去した。(図3(d))

電解剥離により銀モレ部140Aを除去した後、リードフレームの露出している銅めっき表面、部分銀めっき表面全体に、更に薄い銀めっき150を0.01の厚さで形成した。(図3(e))

このようにして、本発明のリードフレームの実施例1が 形成できる。

【0023】次に、本発明のリードフレームの部分めっき方法の実施例2を挙げ、図4に基づいて簡単に説明する。本実施例は、前記本発明のリードフレームの実施例2を作製する製造方法であり、実施例1のリードフレームの部分めっき方法と異なり、銀めっきを施す前に薄い銀めっきを施すものである。先ず、外形加工された銅合金からなるリードフレーム110Aに対し、めっき前処理を施したものを用意し(図4(a))、この表面全体に銅めっき130を0.1μmの厚さで施した。(図4(b))

次いで、銅めっき 130が施されたリードフレーム 110 A全面に薄い銀めっき 150を0.01 μ mの厚さで施した。(図4(c))

この後、薄い銀めっき 150 が施されたリードフレーム 110 Aの所定の部分にのみ部分銀めっき 140 を3. 0 μ m μ で 施した。(図3(c))

めっき前処理、銅めっき、銀めっき等は実施例1の方法 と同様にして行った。

【0024】次に、本発明の半導体装置の実施例を挙げ、図にそって説明する。実施例1の半導体装置は、上記本発明のリードフレームの実施例1を用いたもので、図5に示すように、ワイヤボンディング工程、樹脂封止工程を経て作製されたものである。図7はその概略断面図である。実施例2の半導体装置は、上記本発明のリードフレームの実施例2を用いたもので、実施例1と同様に、ワイヤボンディング工程、樹脂封止工程を経て作製されたものであるが、外見上は、図7に示す実施例1と同じであるが、表面の銅酸化膜130Aの厚さや、拡散された銀の存在する領域が異なる。実施例1、実施例2の半導体装置とも、デラミネーションの発生は見られなかった。

【0025】このようにして作製される実施例の半導体装置のデラミネーションの発生防止の信頼性を確認するため、更に以下のテストを行った。前述の封止樹脂密着強度評価用の専用フレーム(ベタ状板)に実施例1、実施例2に示す半導体装置のリードフレームと同じ表面処を施したものと、従来と同じ表面処理を施したリードフレームを用い、各加熱条件にて銅酸化膜の厚さとAg存

(パラジウム)、金、白金からなる薄いめっきも同様の
作用効果が得られると判断される。これらのリードフレ
ームを用いた半導体装置についても、上記実施例と同
様、同じ作用効果が得られると判断される。また、部分
銀めっきに代え、部分金めっき、部分パラジウムめっき
とした場合にも、上記薄いめっきを設けることが有効で
あることは言うまでもない。
[0032]
【発明の効果】本発明は、上記のように、ICの組み立
て条件によらず、リードフレームに起因するデラミネー
ションの発生を防止でき、且つ、ボンディング性を損な


わない、銅合金製のリードフレームを用いた半導体装置 の提供を可能としており、同時に、本発明の半導体装置 に用いられるリードフレームと、その製造方法の提供を 可能としている。そしてまた、本発明のリードフレーム の部分貴金属めっき方法は、本発明のリードフレームの 製造を可能とするものであるが、特に、薄い貴金属めっ きを均一性良く所定の厚さに形成できるものとしてい る。

【図面の簡単な説明】

- 【図1】本発明リードフレームの実施例1の概略図
- 【図2】本発明リードフレームの実施例2の概略図
- 【図3】本発明リードフレームの部分めっき方法の実施 例1の工程概略図
- 【図4】本発明リードフレームの部分めっき方法の実施 例2の工程概略図
- 【図5】実施例のリードフレームを用いた半導体装置の 製作工程を説明するための図
- 【図6】銅酸化膜の状態を説明するための図
- 【図7】本発明の半導体装置の実施例の断面図
- 【図8】実施例半導体装置に用いたリードフレームの加 熱処理と樹脂密着強度を説明するための図
- 【図9】従来のリードフレームの概略図
- 【図10】従来の半導体装置とリードフレームを説明す るための図

【符号の説明】

110	リードフレーム
111	ダイパッド
112	インナーリード
113	アウターリード
114	ダムバー
115	枠(フレーム)部
116	吊りバー
110A	外形加工されたリードフレーム
120	リードフレーム素材(銅合金)
120a	銅合金
130	銅めっき
130A	銅酸化膜
130Aa	Cu ₂ O
130Ab	CuO
140	部分銀めっき
140A	銀モレ部
150	薄い銀めっき
·150A	拡散された銀の存在領域
160	半導体素子
161	電極パッド(端子)
170	銀ペースト
180	ワイヤ(金線)
190	封止用樹脂
200	半導体装置
1000	樹脂封止型半導体装置
1010	リードフレーム
1011	ダイパッド
1012	インナリード
1013	アウターリード
1014	ダムバー
1015	フレーム(枠)部
1020	半導体素子
1021	電極パッド(端子)
1030	ワイヤ
1040	樹脂



[図10]

